На протяжении более полувека полупроводниковая промышленность росла, следуя одному простому правилу: уменьшайте размер транзисторов.Уменьшение размеров элементов позволило повысить производительность, снизить энергопотребление и снизить стоимость транзистора.Но сегодня этот путь достиг своего физического и экономического предела.Эра чистого масштабирования закончилась, и наступила новая эра структурные инновации и 3D-интеграция началось.

Сам транзистор претерпевает полную архитектурную революцию.От планарного МОП-транзистора до FinFET, от нанолиста GAA до укладки CFET — каждый шаг представляет собой переход от сжатия к восстановление транзистора в трех измерениях.Это не просто постепенное улучшение — это полное переосмысление того, как чипы обеспечивают производительность.

Четыре поколения транзисторной архитектуры

1. Планарный транзистор (традиционный 2D)
Классическая плоская конструкция, где ворота контролируют канал сверху.Он доминировал с первых дней до 40 и 28 нм.По мере дальнейшего уменьшения размеров проблемы тока утечки и электростатического контроля стали неразрешимыми.

2. FinFET (3D-управление воротами)
Канал становится вертикальным «плавником», ворота которого охватывают три стороны.Это радикально улучшает электростатический контроль, уменьшает утечки и позволяет масштабировать технологию до 7, 5 и даже 3 нм.FinFET стал основой современной эры высокопроизводительных чипов.

3. Нанолист GAA (ворота по всему периметру)
При 2 нм и ниже FinFET достигает своего предела.GAA заменяет ребро сложенными горизонтальными нанопроволоками или листами, полностью окруженными затвором.Он обеспечивает лучшее управление, меньшую мощность и более высокий ток возбуждения.В настоящее время GAA является основной структурой для чипов 2-нм класса в компаниях TSMC, Samsung и Intel.

4. CFET (дополнительный полевой транзистор)
Следующий рубеж: вертикальное расположение NMOS и PMOS.CFET размещает два транзистора на площади одного, что значительно уменьшает площадь и повышает плотность.Это окончательный этап эволюции транзисторного масштабирования, прежде чем наступит настоящая 3D-системная интеграция.

Почему масштабирование в одиночку больше не работает

• Затраты на процесс растут экспоненциально на каждом новом узле
• Квантовые утечки и физические ограничения ужесточают ограничения
• Задержка межсоединения и энергопотребление превышают скорость транзистора
• Большие монолитные чипы страдают от низкой производительности и высокой стоимости.

Промышленность осознала: производительность больше не зависит от транзисторов меньшего размера.Это происходит от лучшие соединения, более умная архитектура и вертикальная интеграция.

Новая эра: три уровня 3D-инноваций

Прогресс полупроводников теперь определяется тремя измерениями 3D-проектирования:

• 3D Транзистор: FinFET, GAA, CFET – вертикальное построение транзистора
• 3D-укладка устройств: Логическая память, гибридное соединение, стекирование SRAM
• Интеграция 3D-системы: Чиплет, упаковка 2.5D/3D, интеграция на основе интерпозера.

Вместе они образуют 3D×3D×3D эпоха: транзистор, устройство и система становятся трехмерными.

DTCO: Новая основная компетенция

По мере завершения масштабирования Совместная оптимизация технологий проектирования (DTCO) становится критическим.Это означает совместное проектирование архитектуры, структуры транзисторов, разводки металлов и упаковки с самого начала.Сильнейшие компании больше не являются просто лидерами процессов — они являются интеграторами системного уровня.

Эффективность проводки, подача питания, тепловая конструкция и плотность полосы пропускания теперь определяют реальную производительность продукта.

ИИ — главная движущая сила

Искусственный интеллект и высокопроизводительные вычисления требуют беспрецедентной пропускной способности, энергоэффективности и плотности.Этим требованиям невозможно удовлетворить с помощью традиционного масштабирования.Они требуют:

• Соединение память-вычисление со сверхвысокой пропускной способностью
• Экстремальная энергоэффективность на одну операцию
• Массивный параллелизм и плотная интеграция

ИИ заставил всю отрасль отказаться от чистого масштабирования и перейти к полной 3D-гетерогенной интеграции.

Вывод: будущее не меньше, оно выше

Эпоха сокращающихся транзисторов уходит.Будущее полупроводников заключается не в уменьшении размеров устройств, а в построении систем. более высокие, более плотные и более разумно связанные.

От Planar до FinFET, от GAA до CFET — транзистор завершил свою эволюцию.Следующий бой состоится в 3D-интеграция, расширенная упаковка и дизайн на уровне системы..Именно здесь будет решено следующее десятилетие лидерства полупроводников.