Пока в отрасли ведутся споры о том, возможно ли масштабирование на 2 нм, происходит более важный сдвиг: даже если мы сможем еще больше уменьшить транзисторы, производительность и эффективность больше не улучшатся автоматически..Нигде это не проявляется так ярко, как в случае со SRAM, когда-то самым стандартизированным и стабильным блоком микросхем.
По мере того как массивы SRAM становятся больше и расширяются разрядные линии, возникают серьезные проблемы: увеличение задержки RC, сбой записи на дальнем конце и более высокое энергопотребление.SRAM больше не является простой ячейкой памяти — она превратилась в ключевое узкое место это определяет, смогут ли современные чипы работать надежно.
Настоящий прорыв в технологии 2 нм заключается не только в более высокой плотности.Это осознание того, что SRAM должна превратиться из проблемы уровня устройства в проблему. задача проектирования на системном уровне, решенная путем объединения инноваций в процессе, схеме и компоновке.
Основное сообщение
На узле 2 нм SRAM останавливается следующий масштабирование процесса.Он вступает в эпоху DTCO (совместная оптимизация технологий проектирования) чтобы одновременно преодолеть узкие места в плотности, мощности и пропускной способности.
SRAM: самый сложный блок масштабирования в продвинутых процессах
Масштабирование SRAM резко замедлилось, отклонившись от линейного логического масштабирования.Для дальнейшего совершенствования теперь требуется глубокая совместная оптимизация процесса и проектирования.
При техпроцессе 2 нм и выше SRAM не может просто уменьшаться в процессе процесса — он надо перепроектировать с нуля.
Инновационная технология: нанолист, 2 нм
Эпоха 2 нм приносит структурный сдвиг в транзисторах:
- Переход: ФинФЕТ → Нанолист (ГАА)
- Более высокое соотношение ионов/Ioff (более широкие возможности чтения/записи)
- Нижняя утечка
- Лучшее управление коротким каналом
Результат: каждая битовая строка может поддерживать почти вдвое больше ячеек, что обеспечивает значительное повышение плотности.
Основной конфликт: увеличение плотности против ухудшения качества сигнала
Более высокая плотность создает новые проблемы:
- Более длинные битовые линии → увеличенная задержка RC
- Ухудшена способность записи в дальних ячейках
- Производительность NBL на дальнем конце намного хуже, чем на ближнем конце
Массивы большего размера не приносят чистого выигрыша — они вносят искажение сигнала и риски надежности.
Решения: инновации SRAM на системном уровне
Современная SRAM опирается на полный набор инноваций в схемах и компоновке для преодоления физических ограничений:
1. Помощь при записи FE
Двустороннее управление и металлическая муфта восстанавливают производительность записи на дальнем конце до уровня на ближнем конце.
2. Предварительное зарядное устройство FE
Ускоряет зарядку битовых линий, чтобы устранить узкие места в скорости длинных битовых линий.
3. Компактная планировка
Конфигурация 2 бита‑3 ряда повышает эффективность и плотность массива, выходя за рамки масштабирования устройства.
4. SRAM с двойной накачкой
Обеспечивает 1 чтение + 1 запись за цикл, увеличивая пропускную способность без потери площади (по сравнению с 8T SRAM).
5. Двойное отслеживание
Динамическая оптимизация запаса по напряжению увеличивает частоту на 6% и снижает мощность на 11%.
Окончательные результаты: плотность, эффективность и пропускная способность улучшены.
2-нм Nanosheet SRAM достигает революционных показателей:
- Плотность: 38,1 Мб/мм²
- Улучшение Vmin: >300 мВ
- Частота: 4,2 ГГц при 1,05 В
- Эффективность: ~1,19× по сравнению с 3-нм SRAM
SRAM теперь развивается, чтобы удовлетворить потребности Архитектуры искусственного интеллекта и высокопроизводительных вычислений.
Последствия для отрасли
Конкуренция в области передовых полупроводников изменилась:
- Из характеристик транзистора → память + межсоединение + возможность проектирования системы
- SRAM стала скрытый определитель производительности и эффективности чипов искусственного интеллекта
Заключение
В эпоху 2 нм прогресс SRAM больше не связан с уменьшением размеров.Это происходит от совместная оптимизация схемы устройства (DTCO), используя методы системного уровня для преодоления физических ограничений.
SRAM больше не просто следует передовым процессам — это переосмысление ценности передовых процессов для искусственного интеллекта и высокопроизводительных вычислений.